回复68楼:我挺怀疑你是否真的像你说的在美国工作过，或者我很怀疑你有理工科硕士或者博士学位，我也很肯定你没在国外上过学。否则你不会用纯外行的语言描述你说的技术问题。。。简单说, overall performance of CPU is defined by clock rate. clock rate从device来说最核心就是缩短critical path,这其实是shrink transistor最根本也是最无法回避的原因。第二，semiconductor 材料特性决定了它受热就会slow down + high leakage,因此high chance to fail。但是大尺寸的transistor必然会有high power consumption，这些excessive power会变成phonon然后加热chip。小的transistor, per transistor power consumption 低得多，更不容易发热也更稳定。第三，如果你想做到overall high computing speed和multi funtional,你必须集成大量transistor，但是你不希望把电路板做大，或者几块CPU串起来，所以唯一解决途径就是在单位面积上做更多transistor。这些不是大学就该教的基础吗？你说的fab利润，那都是很靠后面的因素了

1）俺实在跟你说到现在deep sub-micro工艺后，channel length的减小比如一半，并不会让transistor的速度也增加一倍，往往一半也不到，是一受考虑到leakage （特别是高温非常显著）的影响，二是hot electron effect等；2）俺说了“更适合移动设备的趋势”，当然包括面积及功耗等。但一个电路的速度不光取决于管子的速度本身，还取决于它所驱动的下一级以及绕线的寄生。现在这种高集成度的deep sub-micro芯片由于层与层之间以及同层绕线之间寄生会非常显著，再加上（数字的话）时钟速度快，这需要transistor以及绕线有非常大的充放电电流，由于electron migration以及上述热电子效应等，会影响芯片的寿命及可靠性。3）速度的提高不止有用小尺寸transistor一条路，也可以通过电路的设计以及系统优化等得到。比如像我们现在正设计的芯片（4GHz时钟速度），多年前就有用0.13um做到1-20GHz速度的了，虽然编码没有我们的复杂。另外，比如现在的人工智能，很多公司，比如NVIDIA(当然他们不是做纯人工智能芯片）是用数字来实现所以追求最先进工艺，但速度更快有更省电的办法却是用模拟来实现，因为在模拟里两个信号相加减或乘除可以用很简单的电路一步操作。4）大学里只能学到“正规”的理论，但很多东西只有在实际中才能遇到并体会到。